# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-334137

(43)公開日 平成6年(1994)12月2日


(51) Int.Cl. <sup>5</sup> H 0 1 L 27/095 21/338 49/00		庁内整理番号	FΙ			技術表示箇所
25,00		7376—4M 7376—4M	H01L 審査請求	Ò		E R
				(21)出願番号	特願平5-118049	
				株式会社	L日立製作所	
(22)出顧日	平成5年(1993)5月20日			東京都	<b>F代田区神田駿</b> 》	可台四丁目 6 番地
			(72)発明者	草野	是四郎	
						崔1丁目280番地
					上日立製作所中央	处研究所内
			(72)発明者	森光	•	to a market to the
						第1丁目280番地
			(mo) Shelift de		比日立製作所中央	KIDT STUDTING
			(72)発明者	清水		第1丁目280番地
				,,,	ロカマロ来なり 上日立製作所中央	
			(7A) (P-RIII I		中村 純之助	ר זועש כוש א
			(14)1 <b>(</b> 42)	开牲工	T177 PB/CJ90	

# (54) 【発明の名称】 ハイブリッド集積回路およびその製造方法

# (57)【要約】

【目的】高性能の受動素子を用いた受動回路チップと、 高性能の能動素子を用いた能動回路チップとを有する、 小型、低コストで高周波特性がすぐれたハイブリッド集 積回路を得る。

【構成】絶縁体基板1上に形成した平坦な誘電体被覆2 上に、受動素子を有する受動回路チップと能動素子を有 する能動回路チップ21を順次搭載し、各チップと絶縁 体基板間を配線する。 図2



#### 【特許請求の範囲】

【請求項1】絶縁体基板上に能動素子と受動素子とを形成したハイブリッド集積回路において、上記絶縁体基板上に形成した平坦な誘電体被膜と、該被膜上に形成した複数個の受動素子を有する受動回路チップと、該チップ上に搭載した複数の能動素子を有する少なくとも1個以上の能動回路チップと、上記各半導体チップ上の回路と上記絶縁体基板上の回路間を接続する配線とを備えたことを特徴とするハイブリッド集積回路。

【請求項2】上記半導体チップ上の回路と上記絶縁体基 10 板上の回路とを接続する配線は、ワイヤボンディングにより電気的に接続したものであることを特徴とする請求項1記載のハイブリッド集積回路。

【請求項3】上記半導体チップ上の回路と上記絶縁体基板上の回路とを接続する配線は、フリップチップボンディングにより電気的に接続したものであることを特徴とする請求項1記載のハイブリッド集積回路。

【請求項4】上記1個以上の半導体チップは、三-五族 化合物半導体を用いた集積回路または個別半導体素子で 形成され、他がシリコン半導体を用いた集積回路または 20 個別半導体素子からなることを特徴とする請求項1記載 のハイブリッド集積回路。

【請求項5】上記半導体チップは、スパイラル型インダクタンスを含まないことを特徴とする請求項1記載のハイブリッド集積回路。

【請求項6】上記絶縁体基板は、複数個の受動フィルタ素子を搭載していることを特徴とする請求項1記載のハイブリッド集積回路。

【請求項7】絶縁体基板上に能動素子と受動素子とを形成したハイブリッド集積回路において、樹脂型塗布液ま 30 たはシリコン酸化物含有塗布液の誘電体被膜を、上記絶縁体基板の凹凸表面に塗布して平坦面とし、上記平坦面上に半導体集積回路プロセスを用いて、配線金属および抵抗素子、容量素子、スパイラル型インダクタンス等の受動素子を複数個形成し、さらにその上に、電界効果トランジスタやバイボーラトランジスタ等の能動素子を形成した半導体チップを1個以上搭載し、上記半導体チップ上の回路と上記絶縁体基板上の回路との間に配線したことを特徴とするハイブリッド集積回路の製造方法。

【請求項8】上記請求項1から請求項6のいずれかに記 40 載したハイブリッド集積回路を、無線通信システムの高 周波部に適用し、少なくとも低雑音増幅器、ミキサ、I F増幅器、発振器を搭載した高周波モジュール。

【請求項9】上記請求項1から請求項6のいずれかに記載したハイブリッド集積回路を、無線通信システムの高周波送信部に適用し、少なくとも、スイッチ回路、駆動増幅器、高出力増幅器、ミキサ、変調器のいずれかを搭載した高周波送信モジュール。

【請求項10】上記請求項8記載の高周波モジュールまたは上記請求項9記載の高周波送信モジュールのうち、

∠ 少なくともいずれか1つを搭載し、音声信号処理回路な

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、無線通信システムで行う電波の送受信用高周波回路に適用でき、小型、高性能 で消費電力が低く、かつ、低価格なハイブリッド集積回 路に関するものである。

どで構成されるベースバンド部と結合した無線装置。

#### [0002]

【従来の技術】従来の高周波回路では、例えば特開平4 -30457号公報に示されるように、GaAs半絶縁 性基板上にGaAsFET、スパイラルインダクタ、抵 抗素子、容量素子を形成した能動回路チップと、同じく GaAs半絶縁性基板上にスパイラルインダクタ、抵抗 素子、容量素子により形成したバイアス回路や整合回 路、およびフィルタからなる受動回路チップとを、それ ぞれ別に形成し、同一パッケージ内で同一平面内に、上 記2つのチップをマウントしたマルチチップモジュール 型の高周波回路が提案されている。

(0003】ところで、携帯電話に代表される無線通信システムの高周波回路は、低消費電力で高性能であることが含までもなく、小型で低価格であることが強く要求されている。これらの要求に対して上記従来例(特開平4-30457号公報)では、上記受動回路チップの歩留りが良好なため製造コストの低減が可能であり、また、マルチチップモジュールであるため小型化が可能であった。

#### [0004]

【発明が解決しようとする課題】しかしながら上記従来技術においては、スパイラルインダクタに代表されるように、受動回路チップを形成する受動素子の高性能化をはかるためには大面積が必要になり、そのためコストが増大するだけでなく、同一平面上でのチップ間配線などのために寄生素子の影響を受けやすい。したがって高周波特性が劣化し、GaAs半絶縁性基板を用いた上記従来例のような高周波回路では、高周波システム全体を小型化することに対して問題があった。

【0005】本発明の目的は、高性能の受動素子を用いて形成する受動回路チップと、高性能の能動素子を用いて形成する能動回路チップとを別々に形成し、上記受動回路チップ上に上記能動回路チップを搭載して配線し、小型で低コストであり、かつ、高周波特性がすぐれたハイブリッド集積回路を得ることにある。

### [0006]

【課題を解決するための手段】上記目的は、絶縁体基板上に能動素子と受動素子とを形成したハイブリッド集積回路において、上記絶縁体基板上に形成した平坦な誘電体被膜と、該被膜上に形成した複数個の受動素子を有する受動回路チップと、該チップ上に搭載した複数の能動 素子を有する少なくとも1個以上の能動回路チップと、

できる。

3

上記各半導体チップ上の回路と上記絶縁体基板上の回路 間を接続する配線とを備えることにより達成される。 【2007】

【作用】従来技術では、化合物半導体などの半絶縁性の 半導体基板上に受動回路と能動回路とを形成するが、そ の際、低コストをはかるために各素子の微細化が不可欠 であった。したがって、特にスパイラルインダクタ素子 では、損失が少ない高いQのインダクタを得ることが困 難であり、また、大容量の容量素子を形成することも困 難であるという問題点があった。しかしながら、本発明 10 では絶縁体基板上に受動回路を形成するために、素子の 微細化に対する要求が上記従来技術ほど強くなく、高性 能のインダクタ素子や大容量の容量素子を比較的容易に 形成することができる。しかし、通常の絶縁体基板は表 面に凹凸があり、特に金属膜/誘電体膜/金属膜(MI M) のサンドイッチ型の容量素子を高密度容量にする場 合は、上記誘電体膜の厚さを約100mm程度に薄くす る必要があるため、絶縁体基板表面の平坦化を行わずに 直接金属膜を堆積してMIM容量素子を形成すると、上 記誘電体膜にピンホールなどが発生しやすく、再現性よ 20 く作製することが困難であった。

【0008】本発明では、凹凸がある絶縁体基板表面 に、樹脂型塗布液やシリコン酸化物含有の塗布液などの ような塗布性の絶縁体薄膜を形成することで平坦化し、 その上に半導体集積回路製造プロセスを用いて、インダ クタ、容量素子、抵抗素子を形成した受動回路チップ上 に、電界効果トランジスタ、バイポーラトランジスタ、 ダイオード等の能動素子と容量素子、抵抗素子などを半 導体基板上に形成した能動回路チップを搭載し、これら を電気的に接続している。すなわち、上記のように平坦 30 化した絶縁体薄膜上に受動回路チップを形成するため、 誘電体膜にピンホールが発生することなく、高密度容量 を容易に作製することが可能になり、従来に比して高性 能な受動回路を実現することができる。また、能動回路 チップを上記受動回路チップの上に搭載するために、ハ イブリッド集積回路全体としての大きさを小さくするこ とができ、さらに、複数の能動回路チップを搭載できる ように、同一絶縁体基板上に複数の受動回路を形成して ハイブリッド化することにより、多機能の集積回路を実 現することができる。また、本集積回路を無線通信シス 40 テムに適用する場合にはフィルタ素子が不可欠である が、本発明では、上記フィルタ素子を上記絶縁性基板上 に搭載することも可能であり、さらに、上記能動回路チ ップがGaAs基板およびSi基板の両方を含むことに よって、より一層高周波における高性能、高機能化をは かることができる。能動回路を形成した半導体チップを 絶縁体基板上に搭載するためには、これらを電気的に接 続する方法として、例えばAl、Au、Cu等の細線に よるワイヤボンディングや、フェースダウンボンディン グ法などの、従来から知られている方法を用いることが 50

【0009】上記各技術を用いることにより、量産性、コスト、信頼性および機能の面ですぐれたハイブリッド 集積回路を実現し、移動通信システムに適した高周波回

路を得ることができる。

[0010]

【実施例】つぎに本発明の実施例を図面とともに説明す る。図1は本発明によるハイブリッド集積回路の第1実 施例を示す製造工程図、図2は上記第1実施例の製造工 程を示す図、図3は上記第1実施例におけるFETチッ プと受動回路基板をフリップチップボンディング接続し た低雑音増幅器のレイアウトを示す図、図4は本発明の 第2実施例としてFETチップと受動回路基板をワイヤ ボンディング接続した低雑音増幅器のレイアウトを示す 図、図5は本発明の第3実施例として受動回路を形成す る基板の製造工程を示す図、図6は上記第3実施例にお ける低雑音増幅器の回路図とワイヤボンディング接続し たレイアウトを示す図、図7は本発明の第4実施例とし てFETを含む能動回路チップと受動回路基板をフリッ プチップボンディング接続した低雑音増幅器を示すレイ アウト図、図8は上記各レイアウト図の各構成要素を示 す図、図9は本発明の第5実施例として無線通信システ ムの高周波部の機能ブロックを示す図である。

【0011】第1実施例

本発明によるハイブリッド集積回路の受動回路を形成す る基板の製造工程を図1(a)~(d)および図2 (a)~(d)に示す。図1(a)のように表面に凹凸 があるアルミナを主な成分とする絶縁体基板 1 上に、ま ず(b)に示すようにSiO2を主成分とする塗布型絶 縁膜2の層を形成して表面を平滑化する。つぎに(c) に示すように例えば窒化タングステンシリサイドによる 抵抗体膜C1を堆積し、SiO2の絶縁体層C2で被覆 したのちコンタクト孔を形成し、ついで例えばアルミニ ウムを用いて第1配線層C3を形成して抵抗素子14を その一部に形成する。 つぎに (d) に示すようにSiO 2の層間絶縁膜d1で全面を被覆する。その後図2 (a) に示すように上記層間絶縁膜d1に必要な容量に 相当する面積の孔をあけ、例えば窒化シリコンと酸化シ リコンとの層構造である誘電体層E1で上記孔を覆い、 その上に例えば金を主成分とする第2配線層E2を形成 し、その一部にMIM容量素子10、11、13 (図3) 参照)を形成する。ついで図2(b)のように表面全体 をホトレジストF1で覆い、光リソグラフィ技術でスパ イラルインダクタのパターニングを行って、例えば金め っき技術によりスパイラルインダクタ配線層F2を形成 する。 つぎに (c) のようにスパイラル領域のパターニ ングをホトレジストG1により行い、(d)に示すよう に上記スパイラルインダクタ配線 F 2 間の第 2 配線層金 属E2を除去して、インダクタ素子15、16、17 (図3参照)を形成する。上記のようにして受動回路基 5

板を作製する。一方、半絶縁性GaAs基板上にイオン 注入等の半導体集積回路プロセス技術を用いてFET素 子チップ3を図3 (b) に示すように作製する。 引き続 き上記FETチップ3をフリップチップボンディングを 用いて受動回路基板4に搭載する。18はフリップチッ プ用ボンディングパッドである。最後に上記搭載された 基板4を金属の箱によって保護する。上記のようにして 作製したハイブリッド集積回路は、高周波特性にすぐ れ、かつ小型で低コストであるという特徴を有してい る。

#### 【0012】第2実施例

図4に本発明を用いた低雑音増幅器の他の実施例を示 す。図1および図2に示した上記第1実施例のように、 絶縁体基板1、例えばサファイア基板の表面に塗布型絶 縁膜2、例えばポリイミド樹脂を主成分とする平滑な表 面層を形成したのち、図1 (c)、(d)および図2 (a)~(d)の各工程を経て、図4に示す抵抗素子1 4、容量素子10、11、13、およびスパイラルイン ダクタ15、16、17からなる受動回路基板4を形成 する。

【0013】 つぎに半絶縁性GaAs基板上にエピタキ シャル成長したヘテロ接合結晶を用いて形成した、例え ばHEMTからなる能動素子チップ3を形成する。つい で、上記能動素子チップ3を能動回路基板4上に搭載 し、ワイヤボンディング20を用いてそれぞれのボンデ ィングパッドを接続し、ハイブリッド集積回路を形成す る。その後、上記集積回路を金属ケース4に入れて保護 する。このようにして作製した低雑音増幅回路は高周波 特性にすぐれ、小型化を実現することができる。

## 【0014】第3実施例

図5および図6に本発明の第3実施例を示すが、図5は 受動回路を形成する基板の作製工程をそれぞれ示し、図 6(a)には本発明による低雑音増幅器の回路図を、

(b) にはワイヤボンディングを用いたレイアウト図を 示している。図5において、(a)のように表面に凹凸 があるアルミナを主な成分とする絶縁体基板1上に、

(b) に示すようにSiO2を主成分とする塗布型絶縁 膜2を形成して表面を平滑化する。ついで、SiO2の 絶縁体層C2で被覆したのち、金を用いて第1配線層C 3を形成し、(c)に示すように上記第1配線層C3の 40 一部にスパイラルインダクタ配線C4を形成する。 つぎ に(d)のように層間絶縁膜d1で表面を覆い、引き続 き (e) に示すように容量素子およびスパイラルインダ クタ素子の領域に選択的に孔をあけ、上記容量素子部に 誘電体層E1を形成し、その後第2配線層E2によりM I M容量素子とインダクタ素子を作製する。上記のよう にして図6に示すインダクタ素子15、16、17、お よび金属膜/誘電体膜/金属膜で形成されたMIM容量 素子13からなる受動回路基板22を形成する。 特に、

6

失が少ない良好な特性を実現できる。一方図6に示すよ うに、半絶縁性GaAs基板上にMESFET素子2 3、抵抗素子14および金属膜/誘電体膜/金属膜で形 成された容量素子10、11からなる能動回路チップ2 1を形成する。引き続き図6(b)に示すように、上記 能動回路チップ21を受動回路基板22に搭載し、ワイ ヤボンディング20を用いて配線する。最後にこれらを 金属の箱で保護するが、このように作製したハイブリッ ド集積回路は、高周波特性にすぐれ、かつ小型で低コス 10 トであるという特徴を有する。

## 【0015】第4実施例

図7は本発明の第4実施例を示す図であるが、(a)は 本発明による低雑音増幅器の回路図、(b)はフリップ チップボンディングを用いたレイアウト図である。第3 実施例の図5に示したのと同様にして、スパイラルイン ダクタ15、16、17および金属膜/誘電体膜/金属 膜で形成した容量素子13からなる受動回路基板22を 作製する。一方半絶縁性GaAs基板上にエピタキシャ ル成長したヘテロ接合結晶を用いて形成した、例えばH 20 EMT素子23、抵抗素子14および金属膜/誘電体膜 /金属膜で形成した容量素子10、11からなる能動回 路チップ21を形成する。つぎに上記能動回路チップ2 1をフリップチップ用ボンディングパッド18を用いて 受動回路基板22に搭載する。最後にこれらを金属の箱 によって保護する。上記のように作製したハイブリッド 集積回路は、高周波特性にすぐれ、かつ小型で低コスト であるという特徴を有する。

【0016】図8は上記各実施例におけるレイアウト図 に用いた構成要素を、それぞれ示した図である。

#### 30 【0017】第5実施例

つぎに本発明を用いた無線通信システムの高周波部を第 5実施例として図9に示す。まず、第1実施例または第 3実施例と同様、図9に示した低雑音増幅器24、ミキ サ25、IF段増幅器26、変調器27、スイッチ回路 28、駆動増幅器29、高出力増幅器30、周波数シン セサイザ31の受動回路部を、図1に示したように絶縁 体基板1上に、スパイラルインダクタ、抵抗素子および 金属膜/誘電体膜/金属膜で形成された容量素子を用い て形成する。表面弾性素子、または強誘電体共振器を用 いたフィルタ素子32も、同じく受動回路基板上に搭載 する。一方、半絶縁性GaAs基板上にエピタキシャル 成長したヘテロ接合結晶を用いて形成したFET素子、 またはバイポーラトランジスタ、抵抗素子および金属膜 /誘電体膜/金属膜で形成された容量素子からなる、低 雑音増幅器24、ミキサ25、変調器27、スイッチ回 路28、駆動増幅器29、高出力増幅器30などの能動 回路部を形成する。さらに、IF段増幅器26、周波数 シンセサイザ31の能動回路部をSi-LSIを用いて 形成し、上記GaAs基板上の能動回路とSi-LSI インダクタ素子では導体の厚さを大きくできるため、損 50 とを、上記受動回路を形成した絶縁体基板上に順次搭載 る。

し、ワイヤボンディングまたはフリップチップボンディングにより電気的に接続する。最後に、金属ケースで被 覆保護し完成する。上記のようにして作製したハイブリッド集積回路は、音声信号処理回路などで構成されるベースバンド部と接続し無線通信システムにおける小型で高性能の高周波部として活用できる。なお、上記フィルタ素子32については必ずしも本発明による受動回路絶縁体基板上に搭載する必要はなく、外部に設置してもよい。また、図9に示すようにベースバンド部も含む無線システム全体を、本発明による受動回路絶縁体基板上に10形成することにより、さらに小型化が可能な無線装置を実現することができる。

【0018】上記実施例ではGaAsMESFET、H EMTを取り上げたが、ヘテロバイボーラトランジスタ やそれ以外の能動素子であっても、同様の効果が得られ ることはいうまでもない。

#### [0019]

【発明の効果】上記のように本発明によるハイブリッド 集積回路およびその製造方法は、絶縁体基板上に能動素 子と受動素子とを形成したハイブリッド集積回路におい 20 て、上記絶縁体基板上に形成した平坦な誘電体被覆と、 該被膜上に形成した複数個の受動素子を有する受動回路 チップと、該チップ上に搭載した複数の能動素子を有す る少なくとも1個以上の能動回路チップと、上記各半導 体チップ上の回路と上記絶縁体基板上の回路間を接続す る配線とを備えたことにより、高性能なスパイラルイン ダクタ、抵抗索子および高密度容量を特徴とする金属膜 /誘電体膜/金属膜で形成された容量素子等による受動 回路を、低コストの絶縁体基板上に従来の半導体集積回 路プロセスで形成でき、さらに高性能な半導体能動回路 30 チップをGaAsやSi基板上に個別に形成し、これら を一体化することができるので、小型で低コストな、し かも高周波特性にすぐれたハイブリッド集積回路を得る ことができる。なお、フィルタ素子や発振回路、さらに ベースバンド部用のLSIなどの素子も、本発明による 受動回路絶縁体基板上に搭載することが可能であり、容 易に多機能の高周波回路システムを得ることも可能であ

#### 【図面の簡単な説明】

【図1】本発明によるハイブリッド集積回路の第1実施例として、(a)~(d)に製造工程の一部を示す図である。

8

【図2】上記第1実施例における製造工程の他の一部を(a)~(d)に示す図である。

【図3】上記第1実施例による低雑音増幅器をフリップ チップボンディング接続した例を示す図で、(a)は回 路図、(b)はレイアウトを示す図である。

【図4】本発明による低雑音増幅器をワイヤボンディング接続した第2実施例を示す図で、(a)は回路図、

(b) はレイアウトを示す図である。

【図5】本発明の第3実施例として受動回路を形成する基板を示し、(a)~(e)はその製造工程をそれぞれ示す図である。

【図6】上記実施例による低周波増幅器をワイヤボンディング接続した例を示す図で、(a)は回路図、(b)はレイアウトを示す図である。

20 【図7】上記低周波増幅器をフリップチップボンディング接続した第4実施例を示す図で、(a)は回路図、(b)はレイアウトを示す図である。


【図8】上記各レイアウト図におけるそれぞれの構成要素を示す図である。

【図9】本発明の第5実施例として、無線通信システム における高周波部の機能ブロックを示す図である。

#### 【符号の説明】

- 1 絶縁体基板
- 2 誘電体被覆
- 0 3、23 FETチップ
  - 10、11、13 容量素子
  - 14 抵抗素子
  - 15、16、17 スパイラルインダクタ
  - 18 フリップチップ用ポンディングパッド
  - 20 ボンディング用配線
  - 21 能動回路チップ
  - 22 受動回路基板





1: 紐線体基本 2: 誤電体被雇 3.23: FETチップ 10.11.13: 容量番子 14: 私抗業子

15.16.17:スパイラルインダクタ 18:フリップキャプ用ポンディングパッド

20: ポンデング用配線 21: 能動回路チャア


22: 受動回路基板


図] (a)


# 【図2】

図2











【図8】

**38** 





【図7】



【図9】

